I5 : Développement d'instrumentation gamma
Introduction

Description de la technique de mesure

Le diffuseur

Le programme de R & D
APC : | AIM : |
François Lebrun (responsable scientifique) | Olivier Limousin (co-responsable scientifique) |
Philippe Laurent (scientifique) | Diana Renaud (experimentaliste) |
Walter Bertoli (chef de projet) | |
Youri Dolgorouki (experimentaliste) | |
Mohamad Khalil (Doctorant) | |
Ronan Oger (electronique) | |
Nathan Bleurvacq (mécanique) | |
Simulation
Outil de simulation
Nous avons comparé et testé différents logiciels et nous avons choisi la boîte à outils de simulation de semi-conducteurs TCAD développée par SILVACO. Parmi les modules de SILVACO/TCAD nous utilisons plus particulièrement:
- Atlas qui est un simulateur 2D et 3D qui prédit le comportement électrique de dispositifs à semi-conducteurs dans des conditions spécifiées de polarisation.
- Deckbuild qui est un environnement d'exécution pour Atlas où un fichier texte recueille une séquence de commandes correspondant à des conditions de polarisation et les commandes de contrôle spécifiées pour sélectionner des modèles physiques et des paramètres. Même s'il est possible de faire fonctionner Atlas à l'extérieur de Deckbuild, il est recommandé par Silvaco de n’en rien faire.
- Devedit qui est un outil capable de définir la structure à simuler en 2D et 3D.
- Tonyplot qui est un outil conçu pour visualiser TCAD en 1D, 2D et 3D (Tonyplot3D) des structures concues pour Silvaco.
Objectifs des simulations
L'objectif des simulations n'est pas de reproduire en détail le comportement des capteurs DSSD, mais d'en extraire des tendances et de proposer des lignes directrices pour la conception de DSSDs et d'avoir une meilleure appréciation des capacités de ces détecteurs en termes de résolution spectrale et de collection de charge (partage de charge, zones mortes). Toutefois, il est clair que certaines informations d'entrée essentielles pour la simulation nous sont inaccessibles (tels que la concentration des dopants) en raison de la confidentialité du processus de fabrication. Si les valeurs que nous leur attribuons sont proches de la réalité, il est alors possible d'étudier l'effet d'autres paramètres tels que la hauteur, l'épaisseur, l'espacement et la largeur des pistes etc ... si nous trouvons une performance optimale pour un certain paramétrage, nous devrions nous attendre une performance du DSSD réel proche de l'optimum même si sa valeur absolue diffère un peu de celle simulée.
Technique de simulation
En C++, nous avons créé un moteur qui peut générer la structure d'un DSSD avec son nombre de bandes, la hauteur et largeur des bandes et les dimensions du détecteur comme entrées principales. D'autres critères peuvent également être manipulés, comme les concentrations de dopage, l'épaisseur des couches etc ... Nous avons construit un modèle paramétrique de DSSD qui peut être utilisé pour étudier son comportement en changeant les différentes caractéristiques du modèle. En réduisant la taille de notre DSSD (moins de 10 électrodes) par rapport à la vraie (64-128 électrodes), nous obtenons un problème qui est facilement et rapidement résolu (quelques minutes à quelques dizaines de minutes). Cela nous permet d'explorer une large gamme de paramètres en un temps raisonnable.
La liste suivante indique la procédure de simulation et détaille les différentes caractéristiques des capteurs que nous avons simulés ainsi que les données extraites des simulations permettant d'obtenir des informations sur le comportement possible des capteurs réels.
- La tension de déplétion est un paramètre important des capteurs semi-conducteurs. Les pistes sous-déplétées ou non déplétées ne recueilleront pas de charge ou une charge réduite lorsqu'elles sont traversées par une particule chargée.
- La forme du champ électrique à l'intérieur du volume du capteur est un paramètre important pour déterminer les zones mortes, le partage de charge et la forme d'impulsion typique.
- Le courant de fuite, ou courant d'obscurité, est déterminé par la tension de polarisation inverse appliquée sur les capteurs et détermine la puissance dissipée dans les capteurs. Ce courant s’ajoute également au signal lors de la détection d’une interaction, augmentant le bruit et dégradant la résolution spectrale et la résolution spatiale de notre capteur.
- L'analyse AC permet d’évaluer la capacité des pistes, l'un des paramètres déterminant le niveau de bruit de l'électronique de lecture. Elle est donnée par la somme de deux capacités. La première est la capacité entre l’implant et les électrodes de la face opposée (« bulk »). La seconde est la capacité piste à piste (« Interstrip ») qui est due au couplage entre la piste considérée et ses voisines sur la même face.
Figure 1: Comparaison des capacités d’une face à l’autre simulées et mesurées pour des détecteurs ayant fait l’objet de publications
Figure 2: Comparaison des capacités inter-pistes simulées et mesurées pour des détecteurs ayant fait l’objet de publications
Les Figures 1 et 2 illustrent la précision de prédiction des capacités de notre outil de simulation. Les capacités totales les plus faibles sont obtenues pour les rapports largeur sur espacement des pistes les plus faibles. Cependant, pour de faibles largeurs de pistes en regard de leur espacement, on peut craindre que la charge ne se partage sur plusieurs pistes. Par ailleurs, des zones « mortes » peuvent apparaître entre les pistes résultant de la présence d'un très faible champ électrique. Il est donc nécessaire de simuler tous ces aspects avant d’arrêter la géométrie des pistes.
Expérimentation
Cette activité sur les détecteurs silicium à pistes est nouvelle à APC et à AIM. Cette nouveauté implique une adaptation des dispositifs expérimentaux existants ainsi que la mise en place de nouveaux bancs de tests dédiés. La partie expérimentation de ce travail de R&D recouvre 3 parties :
- Une mise en place d’un banc de test à pointes pour la caractérisation des détecteurs à l’APC
- La mise en place d’un banc de test spectroscopique à AIM
- La conception et la réalisation d’un mini télescope Compton
Banc de test à pointes
Nous nous appuyons sur diverses expertises internes et externe à l’APC pour mettre en place ce banc. Dans ce cadre, nos premières mesures ont été effectuées sur le banc de test à pointes du LPNHE (Paris) qui a servi pour la caractérisation des détecteurs silicium à pistes du tracker de l’expérience ATLAS. Le but étant de se former aux tests sous pointes de détecteurs DSSD, une mesure du courant de fuite d’un DSSD réalisé par Hamamatsu (FoxSi) a été effectuée. Lors de cette campagne de mesure nous avons développé également un dispositif dans l’optique de faire des mesures de la capacité électrique en fonction de la tension. Nous avons également pris contact avec l’IPHC (Strasbourg), qui a assuré la caractérisation électrique des détecteurs silicium à pistes de l’expérience CMS. En particulier cette visite nous a permis de lever les difficultés liées à la précision de la mesure et aux fortes tensions appliquées. En effet, la gamme des capacités électriques à mesurer est de l’ordre de 10 pF jusqu’à quelques dizaines de pF et les courants de fuite de l’ordre de quelques micro-ampère sur l’ensemble du détecteur jusqu’à moins d’un nano-ampère sur une piste. La tension de déplétion d’un DSSD de 2 mm d’épaisseur est de l’ordre de 750 V, elle tombe à 420 V pour un DSSD de 1,5 mm. Cependant, les RLC-mètre et pico-ampèremètre à notre disposition et permettant les mesures avec la précision requise ne peuvent accepter qu’une tension de l’ordre de 40 à 50 V maximum. Grâce au retour d’expérience de l’IPHC, nous développons à l’APC une boîte de découplage compatible à la fois aux hautes tensions mais également à la précision de la mesure. Nous avons également pu définir les schémas des circuits électriques permettant les mesures de capacités électriques entre deux pistes l’une face ohmique et l’autre face jonction ("bulk") et entre deux pistes d’une même face ("interstrip") avec les précautions à prendre pour faire des mesures de quelques picofarads. Nous avons également pu schématiser les circuits pour la mesure des courants de fuite de quelques nano ampères sur chacune des pistes.
Figure 3- Banc de test à pointes en cours d'installation en salle blanche au laboratoire APC
Notre objectif maintenant est de réaliser ces circuits sur le dispositif expérimental présenté sur la photo ci-dessus (Fig. 3).
Notre feuille de route est la suivante :
- Mesure de capacités électriques sur une carte simulant la carte hybride sur laquelle prendront place les DSSDs spécifiés pour le mini télescope Compton – janvier 2013.
- Mesures électriques (capacités en volume et inter pistes et courants de fuite) des DSSDs "baby" produits par SINTEF – janvier/ février 2013.
- Mesures électriques de DSSDs "Musett" – février 2013
- Mesures électriques des DSSD mini telescope Compton – à leur réception
- Mesures électriques du DSSD BB7 de l’IPN (Orsay)
Banc de test spectrométrique
En parallèle du banc de test sous pointes, un banc de test spectrométrique des DSSDs est développé à AIM. Sur la chambre à vide du CEA/DSM/IRFU/SEDI/LDEF, nous allons adapter la chaîne électronique présentée ci-dessous (Fig 4). Nous pourrons tester et calibrer en énergie les détecteurs à l’aide de sources radioactives. Dans un premier temps, le détecteur Musett est connecté à un ASIC IDef-X BD à 32 voies. Nous ne pourrons donc effectuer qu’une lecture partielle du détecteur. Ce choix est motivé par les similitudes géométriques entre le DSSD Musett et celui que nous spécifions pour le mini télescope Compton.
L’ASIC IDef-X sera pour la première fois connecté à un DSSD Silicium. Cette mesure nous permettra de nous faire une première idée des performances de ce système (DSSD Silicium et la chaîne d’acquisition IDef-X décrite par la suite).
Figure 4- Schématique du montage expérimental du DSSD Musett avec l'ASIC IDef-X.
Notre feuille de route est la suivante :
- Montage dans la chambre à vide du dispositif expérimental : DSSD Musett +1 ASIC IDef-X. Actuellement en cours de montage pour une chaîne fonctionnelle en Janvier 2013
- Montage dans la chambre à vide du dispositif expérimental pouvant accueillir 3 DSSDs ainsi que 12 ASICs IDef-X. Ce montage sera cependant adapté en fonction du choix du troisième DSSD.
Performances des DSSD spécifiées pour le vol en ballon
Notre objectif scientifique primaire est d’avoir une résolution suffisante pour pouvoir observer la polarisation de la nébuleuse du Crabe entre 100 keV et 300 keV. Une simulation Megalib (utilisant Geant 4) effectuée par le CSNSM montre que pour instrument composé d’un empilement de DSSDs et d’un calorimètre de LaBr3, une résolution en énergie de 3 keV sur chacun des DSSDs est compatible avec une résolution spectrale du télescope de 5 à 9 keV à 200 keV et une résolution angulaire de l’ordre de 6° à 10°. Une résolution de 3 keV est atteinte avec l’ASIC IDef-X si la capacité à l’entrée de l’ASIC n’excède pas 40 pF pour un courant de fuite inférieur à 1 nA ou, pour un courant de fuite de 10 nA une capacité électrique de moins de 20 pF. Les simulations SILVACO d’un DSSD de 10 cm x 10 cm et épais de 1,5 mm montrent que ces valeurs sont facilement atteintes pour un faible rapport de largeur de piste sur espacement. D’autre part, les industriels contactés (Micron Semiconductor ou SINTEF), nous confirment également que ces valeurs sont technologiquement atteignables et sont prêts à le certifier. Les délais d’approvisionnement des DSSDs sont de l’ordre de un an.
Mini Télescope Compton
Le mini télescope Compton sera composé de trois étages de détection superposés et synchronisés entre eux. Un étage sera composé d’un DSSD monté sur une carte hybride. Sur la carte hybride un adaptateur d’espacement des pistes permettra de connecter 2 ASICs IDef-X BD de 32 voies par faces (soit 4 ASICs par DSSD). La numérisation des signaux provenant des 4 ASICs ainsi que le contrôle de ces derniers seront réalisés, via une carte dite d’intégration, par une carte FPGA. Cette dernière étant référencée par un système GPS permettra une datation absolue des événements en coïncidence. Les expériences embarquées étant limitées en puissance électrique, on aimerait disposer de détecteurs épais pour offrir un fort pouvoir d’arrêt sans requérir un très grand nombre de voies de lecture. Cependant, la tension de déplétion varie comme le carré de l’épaisseur et un détecteur plus épais nécessitera l'emploi d'un matériau de plus forte résistivité. Un compromis performance/coût raisonnable semble être une épaisseur de l'ordre de 1.5 mm.
Pour développer cet instrument, nous passerons par 4 étapes intermédiaires augmentant à chaque fois le niveau de complexité :
- Lecture d’un DSSD Musett par un ASIC IDef-X. Actuellement en cours de montage pour une chaîne fonctionnelle en Janvier 2013
- Lecture d’un DSSD Mini télescope Compton avec quatre ASICs IDef-X. Actuellement en cours d’approvisionnement. La commande sera faite en décembre 2012 pour une livraison de 2 DSSDs en Novembre 2013.
- Montage de deux étages composés chacun d’un DSSD Mini télescope Compton avec quatre ASICs Idef-X et connexion au FPGA
- Configuration précédente avec un étage supplémentaire.
Les performances en résolution angulaire et spectrale du télescope dépendent principalement de la résolution spectrale de chacun des DSSDs. Un bon compromis pour atteindre nos objectifs est un DSSDs silicium avec une épaisseur de 1,5mm, une surface active de l’ordre de 10 cm x 10 cm, un courant de fuite de moins d’un nanoampère à 0°C et une capacité électrique de moins de 20 pF par piste. Pour l’instant aucun industriel ne propose ce type de détecteur dans son catalogue. Une R&D de leur part est donc nécessaire entrainant un coût important (de l’ordre de 40 k€ pour deux détecteurs). Actuellement (décembre 2012), nous sommes en phase de mise en concurrence des différents industriels du secteur et de commande de 2 DSSDs. La largeur des pistes n'est pas encore définitive (1 mm par défaut) mais nous pourrons la définir en accord avec le fournisseur d'ici 3 mois.
Le plan de développement de l’électronique se réparti en trois ensembles. Le DSSD et sa carte hybride seront définis en collaboration avec un industriel et réalisés par celui-ci. L’amplification et la mise en forme du signal seront assurées par 4 ASICs IDef-X BD, chacun connecté à une carte de référence de tension. La carte d’intégration regroupe l’ensemble des signaux issus des quatre ASIC et permet donc une lecture unifiée de l’ensemble du DSSD. Ces trois cartes sont développées par AIM. Le service d’électronique de l’APC est en charge de la carte de contrôle de l’ensemble des ASICs.
Chaîne d’acquisition
Figure 5- Schéma électrique d'un étage de la caméra Compton. Zone bleue : DSSD et carte hybride fournis par un industriel, en mauve : Electronique développée et fournie par AIM, en vert : électronique en cours de développement à APC.